PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-191574

(43) Date of publication of application: 13.07.1999

(51) Int. CI.

H01L 21/60 H01L 23/12

(21) Application number : **09-359478**

(22) Date of filing:

(71) Applicant: NEC CORP


26. 12. 1997

(72) Inventor: MATSUDA SHUICHI

(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent the defective connection of a chip electrode and a bump. SOLUTION: This device has a TAB tape 2, on one surface of which a wiring 2a having an intended pattern, and a semiconductor chip 1 which is provided on the other surface has a chip electrode 4. The wiring 2a and the chip 4 are connected electrically via bumps 5 and 6 formed in a through-hole. Then, the semiconductor chip 1 has the two or more chip electrodes 4, which are connected to a wiring layer 3. The wiring 3 is connected to the chip electrodes 4 via the bumps 5 and 6, which are provided to face opposite the two or more chip electrodes 4, respectively.



LEGAL STATUS

[Date of request for examination]

26, 12, 1997

[Date of sending the examiner's decision

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

3065010

[Date of registration]

12.05.2000

[Number of appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-191574

(43)公開日 平成11年(1999)7月13日

(51) Int.Cl.8

識別記号 311

FΙ

H01L 21/60 23/12

H01L 21/60

311S

23/12

L

審查請求 有

請求項の数6 OL (全 5 頁)

(21)出願番号

(22)出願日

特願平9-359478

平成9年(1997)12月26日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 松田 修一

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 山川 政樹

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 チップ電極とバンプとの接続不良を防止す る。

【解決手段】 一方の面に所望のパタンの配線2aが形 成されたTABテープ2と、その他方の面に設置される とともにチップ電極4を有する半導体チップ1とを備 え、配線2aとチップ電極4とが、スルーホール中に形 成されたバンプ5,6を介して電気的に接続されてい る。そして、半導体チップ1は、配線層3に接続された 2個以上のチップ電極4を有し、配線3は、2個以上の チップ電極4のそれぞれに対向して設けられたバンプ 5,6を介して、チップ電極4と接続されている。



【特許請求の範囲】

【請求項1】 一方の面に所望のパタンの配線が形成さ れた配線基板と、前記配線基板の他方の面に設置される とともにチップ電極を有する半導体チップとを備え、前 記配線と前記チップ電極とが、前記配線基板のスルーホ ール中に形成されたバンプを介して電気的に接続された 半導体装置において、

前記半導体チップは、この半導体チップ中の同一配線層 に接続された2個以上のチップ電極を有し、

前記配線基板の一の配線は、前記2個以上のチップ電極 10 が離れて電気的にオープンしてしまうことがあった。 のそれぞれに対向して設けられたバンプを介して、前記 チップ電極と接続されていることを特徴とする半導体装 置。

【請求項2】 一方の面に所望のパタンの配線が形成さ れた配線基板と、前記配線基板の前記一方の面に設置さ れるとともにチップ電極を有する半導体チップとを備 え、前記配線と前記チップ電極とが、バンプを介して電 気的に接続された半導体装置において、

前記半導体チップは、この半導体チップ中の同一配線層 に接続された2個以上のチップ電極を有し、

前記配線基板の一の配線は、前記2個以上のチップ電極 のそれぞれに対向して設けられたバンプを介して、前記 チップ電極と接続されていることを特徴とする半導体装 置。

【請求項3】 請求項1または2において、

前記チップ電極は、前記半導体チップの縁から前記半導 体チップの内側にかけて配列されていることを特徴とす る半導体装置。

【請求項4】 請求項1または2において、

され、

前記配線は、少なくとも1箇所が折れ曲がっていること を特徴とする半導体装置。

【請求項5】 請求項1または2において、

前記チップ電極は、前記半導体チップの縁と平行に配列 され、

前記配線は、その先端の幅が前記配列されたチップ電極 の間隔以上であることを特徴とする半導体装置。

【請求項6】 請求項1または2において、

端子または信号端子の少なくとも何れか一つであること を特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関 し、特にチップ電極と配線基板上の配線との接続不良を 防止する半導体装置に関するものである。

[0002]

【従来の技術】従来、チップサイズパッケージ (以下、 CSP:Chip Size Packageという)と呼ばれ、パッケ ージの大きさを、半導体チップの大きさとほとんど同じ くらいになるまで小さくしたものがある。

【0003】ところで、このようなCSPには、半導体 チップを搭載するためのインターポーザの種類に応じて 複数の形態があり、その中の一つにフィルムキャリアを 用いたものがある。ところが、インターポーザにフィル ムキャリアを用いた場合、フィルムキャリア上の配線 と、半導体チップに設けられたチップ電極とを熱圧着に よって接続すると、接続後に生じた応力によって接続部

【0004】図7は、従来からある一般的なCSPの構 成を示す斜視図である。同図に示すように、半導体チッ プ1とTABテープ2とは、大きさがそれぞれほぼ等し く、半導体チップ1はフィルムキャリアであるTABテ ープ2の上に設置されている。この半導体チップ1のA l 製のチップ電極(図示せず)は、TABテープ2に開 口されたスルーホール中のバンプ (図示せず) を介して バンプ9と電気的に接続されている。そして、半導体チ ップ1の全体は、エポキシ等からなる封止樹脂8によっ 20 て封止されている。

【0005】図8は、図7のVIII-VIII'線における断面 図を示す。同図において、図7における同一または同等 のものには、同一符号を付しており、TABテープ2は ベースとなるポリイミドテープ2bと、その上に形成さ れた銅箔からなる配線2aとから構成されており、半導 体チップ1を搭載するためのフィルムキャリア (配線基 板)として機能する。

【0006】配線2aは、ポリイミドテープ2b上に予 め形成された所望の配線パタンであり、バンプ6はポリ 前記チップ電極は、前記半導体チップの縁と平行に配列 30 イミドテープ2bに開口されたスルーホール中に銅を蒸 着することによって形成されている。そして、バンプ6 の露出した表面には、NiまたはAu等からなるバンプ 5がメッキによってさらに形成されている。一方、チッ プ電極4は半導体チップ1中の配線層3に電気的に接続 されており、半導体チップ1の表面は、このチップ電極 4が露出するようにしてチップカバー膜12によって覆 われている。

【0007】以上のようにして作られたフィルムキャリ アは、半導体パッケージの組立において次のようにして 前記チップ電極は、前記半導体チップの接地端子、電源 40 用いられる。まず、バンプ 5 とチップ電極 4 とが対向す るようにして位置合わせをしてから、バンプ6直上の配 線2aをボンディングツールにより、超音波振動や熱を 加えながら押圧する。すると、バンプ5は変形して接触 面でAu・Al合金が形成され、チップ電極4とバンプ 5とは熱圧着される。また、半導体チップ1とチップカ バー膜12とは接着材11によって接着され、以上の結 果、半導体パッケージができあがる。なお、露出してい る配線2a等の表面にはソルダーレジスト10が塗布さ れ、腐食等から保護されている。

50 [0008]

【発明が解決しようとする課題】しかしながら、従来に おいてはバンプ5とチップ電極4との熱圧着して接続し た後に、TABテープ2等の応力によってその接続部が 離れてしまい、組立後の検査においてオープン不良が発 見されるという問題点があった。本発明は、このような 課題を解決するためのものであり、チップ電極とバンプ との接続不良を防止した半導体装置を提供することを目 的とする。

3

[0009]

るために、請求項1に係る本発明の半導体装置は、一方 の面に所望のパタンの配線が形成された配線基板と、上 記配線基板の他方の面に設置されるとともにチップ電極 を有する半導体チップとを備え、上記配線と上記チップ 電極とが、上記配線基板のスルーホール中に形成された バンプを介して電気的に接続された半導体装置におい て、上記半導体チップは、この半導体チップ中の同一配 線層に接続された2個以上のチップ電極を有し、上記配 線基板の一の配線は、上記2個以上のチップ電極のそれ ぞれに対向して設けられたバンプを介して、上記チップ 電極と接続されたものである。また、請求項2に係る本 発明の半導体装置は、一方の面に所望のパタンの配線が 形成された配線基板と、上記配線基板の上記一方の面に 設置されるとともにチップ電極を有する半導体チップと を備え、上記配線と上記チップ電極とが、バンプを介し て電気的に接続された半導体装置において、上記半導体 チップは、この半導体チップ中の同一配線層に接続され た2個以上のチップ電極を有し、上記配線基板の一の配 線は、上記2個以上のチップ電極のそれぞれに対向して 設けられたバンプを介して、上記チップ電極と接続され *30* たものである。また、請求項3に係る本発明の半導体装 置は、請求項1または2において、上記チップ電極は、 上記半導体チップの縁から上記半導体チップの内側にか けて配列されていることを特徴とする半導体装置。ま た、請求項4に係る本発明の半導体装置は、請求項1ま たは2において、上記チップ電極は、上記半導体チップ の縁と平行に配列され、上記配線は、少なくとも1箇所 が折れ曲がったものである。また、請求項5に係る本発 明の半導体装置は、請求項1または2において、上記チ ップ電極は、上記半導体チップの縁と平行に配列され、 上記配線は、その先端の幅が上記配列されたチップ電極 の間隔以上である。また、請求項6に係る本発明の半導 体装置は、請求項1または2において、上記チップ電極 は、上記半導体チップの接地端子、電源端子または信号 端子の少なくとも何れか一つである。このように構成す ることにより本発明は、同一配線層に対して少なくとも 2組のチップ端子およびバンプを備えているため、仮に 1箇所の接続が離れてしまってもその他の箇所で接続さ れており、オープン不良を生じにくいという効果を有す る。

[0010]

【発明の実施の形態】次に、本発明の一つの実施の形態 について図を用いて説明する。図1は、本発明の一つの 実施の形態を示す平面図である。同図において、図8に おける同一または同等の部品には同一符号を付してお り、半導体チップ1の同一配線層3には2個のチップ電 極4(例えば、Alで作られている)が接続されてい る。一方、これらのチップ電極4は、何れともTABテ ープ2上の同一配線2aに接続され、また配線2aの末 【課題を解決するための手段】このような目的を達成す 10 端にはバンプを取り付けるためのパッド2cが形成され ている。なお、配線2aは銅で形成された所望パタンの 配線である。

4

【0011】ここで、図1に係る半導体装置の製造工程 について説明する。図2は、図1のII-II'線における断 面図であり、図1に係る半導体装置の製造工程を示す。 同図において、図1における同一または同等の部品には 同一符号を付しており、図2 (a), (b) はそれぞれ 製造工程の各段階を示している。

【0012】まず、図2 (a) において、フィルムキャ 20 リアであるTABテープ2は、ベースとなるポリイミド テープ2 b と、その上に形成された銅箔からなる配線 2 aとから構成されている。そして、バンプ5とチップ電 極4とを位置合わせしてからバンプ6直上の配線2aを 2個のボンディングツール7によって超音波振動や熱を 加えながら押圧して、半導体チップ1をTABテープ2 上に搭載する。

【0013】すると、図2(b)に示すように、加わっ た圧力によってバンプ5が変形し、接触面ではAu・A 1合金が形成され、2組のバンプ5とチップ電極4とは 互いに熱圧着される。なお、より強い接合強度を望むの で有れば、3箇所以上にバンプ5,6およびそれらに対 応するチップ電極 4 を設けてもよいことは明らかであ る。

【0014】図3は、図1に係る構造を用いた半導体パ ッケージを示す断面図である。同図において、図1にお ける同一または同等の部品には同一符号を付しており、 配線2aはバンプ5,6を介して、2箇所でチップ電極 4と接続されている。そして、配線2aの末端にはパッ ド2cが形成され、このパッド2cには実装基板と接続 40 するためのバンプ9が設けられている。

【0015】次に、本発明のその他の実施の形態につい て説明する。図4,5は、本発明のその他の実施の形態 を示す平面図である。同図において、図3における同一 または同等の部品には同一符号を付しており、これらの 実施の形態においては、同一配線層3に接続された2個 のチップ電極4が半導体チップ1の縁に対して平行に配 列されている点に特徴がある。

【0016】このような場合、図1に記載したような直 線状の配線2aの代わりに、先端の一部を折り曲げた

(ここでは90°) 配線2a(図4)を用いたり、先端

の幅をチップ電極4の間隔よりも広くした配線2a(図5)を用いたりして、2個のチップ電極4に配線2aを接合する。もちろん、配線2aとチップ電極4とは、バンプを介して接続される。

5


【0017】なお、本発明は半導体チップ1に設けられているあらゆる端子、すなわち電源端子(VCC)、接地端子(GND)、信号端子に適用できることは明らかである。特に、接地端子に関して述べると以下のような効果が得られることがわかる。

【0018】すなわち、通常、電源端子および接地端子は複数設けられており、1箇所程度オープン不良を起こしても実際の機能として支障をきたすことはない。しかし、ユーザによる製品の受け入れ検査においては、1箇所でもオープン不良が生じると、技術力等に対する信用問題が生じることがある。そこで、上記に記載したような本発明を少なくとも電源端子や接地端子のみにつてことができる。もちろん、チップ電極の占有面積が大きるという若干のデメリットはあるが、電源場子や接地端子にのみに用いるのであればそれほど問題とはならないし、また確実な接続が得られるので占有面積を多少犠牲にしてでも適用する価値はある。

【0019】また、上記実施の形態においては、半導体チップ1の裏面に搭載した例について述べたが、配線2aとバンプ5とを向かい合わせるようにしたものにおいても、本発明を適用できることは明らかであり、例えば図6に示されるような構成となる。

[0020]

【図3】



【発明の効果】以上説明したように本発明は、配線基板上の配線と、半導体チップの同一配線層に接続された2個以上のチップ電極とを接続するようにしたので、仮に1箇所の接続が離れてしまってもその他の箇所で接続されているため、オープン不良を生じにくいという効果を有する。

【図面の簡単な説明】

【図1】 本発明の一つの実施の形態を示す平面図である。

10 【図2】 図1に係る半導体装置の製造工程を示す断面 図である。

【図3】 図1の構成を採用したパッケージを示す部分 断面図である。

【図4】 本発明のその他の実施の形態を示す平面図である。

【図5】 本発明のその他の実施の形態を示す平面図である。

【図6】 本発明のその他の実施の形態を示す部分断面 図である。

20 【図7】 一般的なCSPの構成を示す斜視図である。

【図8】 図7のVIII-VIII'線における部分断面図。

【符号の説明】

1…半導体チップ、2…TABテープ、2a…配線、2bポリイミドテープ、、2c…パッド、3…配線層、4…チップ電極、5,6,9…バンプ、7…ボンディングツール、8…封止樹脂、10…ソルダーレジスト、11…接着材、12…チップカバー膜。

【図2】

